

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07046486 A

COPYRIGHT: (C)1995,JPO

(43) Date of publication of application: 14.02.95

(51) Int. CI

H04N 5/335 H01L 27/148

(21) Application number: 05208421

SONY CORP

(22) Date of filing: 31.07.93

(71) Applicant: (72) Inventor:


SUZUKI HIROMI

(54) CHARGE TRANSFER DEVICE

(57) Abstract:

PURPOSE: To improve the transfer efficiency of charge and to attain high speed transfer drive while reduction in a maximum processing charge quantity by suppressing the decrease in a rising speed of a drive pulse.

CONSTITUTION: Transfer stages each having three transfer electrodes G1, G2, G3 as one set are arranged multiply on a channel region 2 formed on a silicon substrate 1, and drive pulses V1, V2, V3 whose phases differ are applied to the transfer electrodes G1, G2, G3 of each transfer stage. Thus, a signal charge in the channel region 2 is transferred sequentially to an output section. First, second and third variable conductance circuits 7a, 7b, 7c whose conductance (g) is variable with rising and trailing of the drive pulses V1, V2, V3 are connected to pre-stages of the transfer electrodes G1, G2, G3. Each variable conductance circuit is formed by connecting a CR integration circuit comprising a resistor and a capacitor and a MOS transistor(TR) whose gate electrode receives a pre-stage voltage of the CR integration circuit in series with each other.



(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-46486

(43)公開日 平成7年(1995)2月14日

(51) Int. Cl. 6

識別記号

庁内整理番号

HO4N 5/335

H01L 27/148

FΙ

技術表示箇所

7210-4M

H01L 27/14

審査請求 未請求 請求項の数3 FD (全8頁)

(21)出願番号

(22)出願日

特願平5-208421

平成5年(1993)7月31日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 鈴木 裕巳

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 小池 晃 (外2名)

(54) 【発明の名称】電荷転送装置

(57)【要約】

【目的】 駆動パルスの立ち上がりスピードの低下を抑 制して、最大取扱電荷量の低下を抑えつつ、電荷転送の 転送効率の改善及び高速転送駆動を達成させる。

【構成】 ジシリコン基板1に形成されたチャネル領域2 上に、3つの転送電極G1, G2及びG3を1組とする 転送段が多段に配列され、各転送段の各転送電極 G 1, G2及びG3にそれぞれ位相の異なる駆動パルスV1. V2及びV3を印加することにより、チャネル領域2内 の信号電荷を出力部側に順次転送する電荷転送装置にお いて、各転送電極G1, G2及びG3の前段に駆動パル スV1, V2及びV3の立ち上がりと立ち下がりでコン ダクタンスgを可変とする第1,第2及び第3の可変コ ンダクタンス回路7a,7b及び7cを接続して構成す る。各可変コンダクタンス回路は、抵抗とコンデンサに よるCR積分回路と、CR積分回路の前段電圧がゲート 電極に印加されるMOSトランジスタとを直列接続して 構成する。



【特許請求の範囲】

【請求項1】 基体に形成された電荷転送領域上に、所定枚数の転送電極を1組とする転送段が多段に配列され、各転送段の各転送電極にそれぞれ位相の異なる駆動パルスを印加することにより、上記電荷転送領域内の信号電荷を出力部側に順次転送する電荷転送装置において、

上記各転送電極の前段に上記駆動パルスの立ち上がりと立ち下がりでコンダクタンスを可変とする可変コンダクタンス回路が接続されていることを特徴とする電荷転送 装置。

【請求項2】 上記可変コンダクタンス回路は、CR積分回路と、該CR積分回路の前段電圧がゲート電極に印加されるMIS形トランジスタとが直列に接続されて構成されていることを特徴とする請求項1記載の電荷転送装置。

【請求項3】 上記可変コンダクタンス回路は、負荷と、該負荷の前段電圧がゲート電極に印加されるMIS 形トランジスタとが直列に接続されて構成されていることを特徴とする請求項1記載の電荷転送装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電荷転送部分がCCDで構成された電荷転送装置に関し、特にCCDイメージセンサやCCDリニアセンサ等に用いて好適なものである。

[0002]

【従来の技術】電荷転送部がCCDで構成されたものとして、CCDイメージセンサ、CCDリニアセンサ及び CCD遅延線等が上げられる。

【0003】その中で、例えば3相クロック駆動方式の埋め込みチャネル型CCD(Beriedchannel型CCD)による電荷転送装置は、図5に示すように、例えばP型のシリコン基板21の表面にN形の埋め込みチャネル型不純物拡散領域(以下、単にチャネル領域と記す)22が形成され、このチャネル領域22上にSiO、等からなる絶縁膜23を介して1層目及び2層目の多結晶シリコン層による転送電極24及び25が形成されて構成されている。

【0004】これらの転送電極24及び25は、全面に1層目の多結晶シリコン層を形成した後、所定の形状にパターニングして一方の転送電極24を形成し、その後、この転送電極24を熟酸化してその表面に熱酸化膜26を形成した後、全面に2層目の多結晶シリコン層を形成し、その後、所定の形状にパターニングして他方の転送電極25を形成することにより作製される。このとき、マスクの合わせ精度を見込んで、2層目の多結晶シリコン層による他方の転送電極25は、1層目の多結晶シリコン層による一方の転送電極24の端部に一部平面的にオーバーラップするように形成される。

【0005】また、この従来例に係る電荷転送装置は、3相の駆動パルスが印加されて電荷を転送することから、隣接する3つの転送電極G1,G2及びG3を1組とし、各組の転送電極群が横方向に順次配列されて構成される。そして、第1、第2及び第3の転送電極G1,G2及びG3の各入力端子φ1,φ2及びφ3に、図8に示すように、それぞれ位相の異なる3相の駆動パルス(第1、第2及び第3の駆動パルスV1,V2及びV3)を印加することにより、図9に示すように、信号電荷eをチャネル領域22に沿って一方向に転送する。

【0006】即ち、図8のタイミングチャートと図9の電荷の動作概念図において、時間 t 1のとき、即ち入力端子 φ 1を介して入力された第1の駆動パルスV 1が印加されている第1の転送電極G1の下に蓄積されている信号電荷 e は、時間 t 5のときには、入力端子 φ 2を介して入力された第2の駆動パルスV 2が印加されている第2の転送電極G2のところまで転送されることになる

[0007]

20

30

【発明が解決しようとする課題】しかしながら、従来の電荷転送装置においては、まず、図7の等価回路図に示すように、第1、第2及び第3の転送電極G1、G2及びG3には、それぞれ接地間に形成される寄生容量(対接地容量)C11、C12及びC13と配線抵抗R11、R12及びR13が寄生的に付加され、また、各転送電極G1、G2及びG3間において層間容量C14、C15及びC16が寄生的に付加されたかたちとなっている。

【0008】また、図5に示すように、2層目の多結晶シリコン層による他方の転送電極25におけるオーバーラップ部分は、1層目の多結晶シリコン層による一方の転送電極24上において熱酸化膜26を介して形成されることから、上記オーバーラップ部分の下層に存在する熱酸化膜26及び絶縁膜23の積層膜が、そのオーバーラップ部分(他方の転送電極25)におけるゲート絶縁膜23を構成することになる。

【0009】即ち、オーバーラップ部分においては、その下層の熱酸化膜26もゲート絶縁膜23の一部となるため、その厚さd」が他の部分のゲート酸化膜23の厚さd、、d、に比べ厚くなる。通常、埋め込みチャネル型の場合、ゲート絶縁膜23の厚さが厚いと静電ポテンシャルは深くなるため、図6に示すように、一方の転送電極24及び他方の転送電極25に印加される電圧のレベルが近い場合、1層目の多結晶シリコン層と2層目の多結晶シリコン層との間、即ち一方の転送電極24及び他方の転送電極25間には、破線で囲むようなポテンシャルのディップ31が発生することになる。

【0010】このようなことから、電荷転送段階において、図9に示すように、隣合う転送電極の電圧が近い場合には、図5で示すゲート絶縁膜23の厚みの違いから 50 チャネル領域22の静電ポテンシャルにポテンシャルデ ィップ31a, 31b及び31cが発生する。

【0011】そして、上記ポテンシャルディップ31 a, 31b及び31cは、以下に示すように電荷転送効率の劣化を引き起こすという問題がある。即ち、図9において、時間がt3からt5まで変化すると、第1の転送電極G1の電圧が下がるに従って、第1の転送電極G1の下の信号電荷eは第2の転送電極G2下へ移動するが、この信号電荷eの移動に比べて、第1の転送電極G1の電圧降下が早いと第1の転送電極G1下に信号電荷eが残っている状態でポテンシャルディップ31cが発10生するため、このディップ31cに信号電荷eが捕獲され、転送劣化が生じる。

【0012】これを改善する方法として、従来では、各転送電極G1,G2及びG3とそれぞれ対応する入力端子 $\phi1$, $\phi2$ 及び $\phi3$ の間に抵抗体を挿入形成することにより、図7の等価回路図で示した配線抵抗 R_{C1} , R_{C2} 及び R_{C3} の値を大きくし、各駆動パルスV1,V2及びV3に対するCR時定数を大きくすることで実効的な各駆動パルスV1,V2及びV3の立ち下がりスピードを下げて転送劣化を防ぐことが考えられてきた。

【0013】ここで、各転送電極G1, G2及びG3とそれぞれ対応する入力端子の1, の2及びの3間に抵抗体を挿入して、各駆動パルスV1, V2及びV3に対するCR時定数を大きくすることによって、図10において一点鎖線で示すように、実効的な駆動パルスV1, V2及びV3(図示の例では第1の駆動パルスV1のみを示す)の立ち下がりスピードを下げると、これと同時に図10において破線で示すように立ち上がりスピードも低下することになる。

【0014】第1及び第2の駆動パルスV1及びV2のタイミングでみると、図10に破線で示すように、正規の第2の駆動パルスV2(実線で示す)の立ち上がり時刻がt6であるとすると、上記のようにCR時定数を大きくした場合、その駆動パルスV2が高レベルに達するまでの立ち上がり時間が遅延し、次の第1の駆動パルスV1の立ち下がり時刻t7まで遅くなる場合が生じる。

【0015】この場合、図7に示した等価回路の層間容量C1.を介してのカップリングと相俟って、第2の駆動パルスV2の実効振幅V。が低下し、最大取扱信号電荷量が減少するという問題が生じる。これは、転送される信号電荷の最大取扱電荷量が駆動パルスV1, V2及びV3の最低の実効電圧にて制限されるからであり、この最大取扱電荷量の低下は、電荷転送装置を例えばイメージセンサにおける信号電荷の電荷転送段に使用した場合、受光感度及び再生画像の画質の劣化につながり、また、この電荷転送装置をCCD遅延線に使用した場合、遅延信号のS/Nの低下を引き起こすという問題がある。

【0016】また、最大取扱信号電荷量が減少しないように、第2の駆動パルスV2の立ち上がり時刻(t6)

と第1の駆動パルスV1の立ち下がり時刻 (t 7) 間の時間を長くとることも考えられるが、この場合、転送速度が著しく低下するという新たな問題が生じる。

【0017】本発明は、上記課題に鑑みて成されたものであり、その目的とするところは、駆動パルスの立ち上がりスピードの低下を抑制することができ、最大取扱電荷量の低下を抑えつつ、電荷転送の転送効率の改善及び高速転送駆動を達成させることができる電荷転送装置を提供することにある。

[0018]

【課題を解決するための手段】本発明は、基体1に形成された電荷転送領域2上に、所定枚数の転送電極G1,G2及びG3を1組とする転送段が多段に配列され、各転送段の各転送電極G1,G2及びG3にそれぞれ位相の異なる駆動パルスV1,V2及びV3を印加することにより、電荷転送領域2内の信号電荷を出力部側に順次転送する電荷転送装置において、各転送電極G1,G2及びG3の前段に駆動パルスV1,V2及びV3の立ち上がりと立ち下がりでコンダクタンスgを可変とする可変コンダクタンス回路7a,7b及び7cを接続して構成する。

【0019】この場合、可変コンダクタンス回路(7a,7b及び7c)を、CR積分回路と、CR積分回路の前段電圧がゲート電極に印加されるMIS形トランジスタ(Tr1,Tr2及びTr3)とを直列に接続して構成するようにしてもよい。

【0020】また、可変コンダクタンス回路を、負荷 (R1, R2及びR3) と、負荷 (R1, R2及びR3) の前段電圧がゲート電極に印加されるMIS形トランジスタ (Tr1, Tr2及びTr3) とを直列に接続して構成するようにしてもよい。

[0021]

【作用】本発明に係る電荷転送装置においては、各転送電極G1, G2及びG3にそれぞれ位相の異なる駆動パルスV1, V2及びV3が印加されることにより、電荷転送領域2内の信号電荷が出力部側に順次転送されることになる。

【0022】各駆動パルスV1, V2及びV3は、それぞれ転送電極G1, G2及びG3に至るまでの経路において、可変コンダクタンス回路7a, 7b及び7cによって、その立ち上がりタイミングと立ち下がりタイミングが可変とされる。具体的に、可変コンダクタンス回路(7a, 7b及び7c)をCR積分回路とMIS形トランジスタ(Tr1, Tr2及びTr3)とを直列に接続して構成した場合においては、駆動パルスV1, V2及びV3の電圧変化がCR積分回路によって時間的に遅れた変化となり、駆動パルスV1, V2及びV3の立ち上がり時において、ゲート電極に印加される電圧がソースに印加される電圧よりも高くなる。

【0023】このとき、MIS形トランジスタ(Tr

1, Tr2及びTr3)のコンダクタンスgは、上記ゲート電極に印加される電圧がソースに印加される電圧よりも高い期間において高くなり、寄生的に付加される配線抵抗が等価的に小さくなるかたちとなる。その結果、各転送電極G1, G2及びG3の対接地容量 C_{11} , C_{11} 及び C_{13} とのCR時定数が小さくなり、実効的に駆動パルスV1, V2及びV3の立ち上がりスピードの低下を抑えることが可能となる。

【0025】また、可変コンダクタンス回路(7a, 7b及び7c)を負荷(R1, R2及びR3)とMIS形トランジスタ(Tr1, Tr2及びTr3)とを直列に接続して構成した場合においては、駆動パルスV1, V2及びV3の電圧変化が負荷(R1, R2及びR3)と各転送電極G1, G2及びG3の対接地容量 C_{11} , C_{11} 及び C_{11} , にて構成される擬似的なCR積分回路によって時間的に遅れた変化となり、駆動パルスV1, V2及びV3の立ち上がり時において、ゲート電極に印加される電圧がソースに印加される電圧よりも高くなる。

【0026】このとき、MIS形トランジスタ(Tr 1, Tr2及びTr3)のコンダクタンスgは、上記ゲート電極に印加される電圧がソースに印加される電圧よりも高い期間において高くなり、寄生的に付加される配線抵抗が等価的に低くなるかたちとなる。その結果、各転送電極G1, G2及びG3の対接地容量 C_{LI} , C_{LI} 及び C_{LI} , とのCR時定数が小さくなり、実効的に駆動パルスV1, V2及びV3の立ち上がりスピードの低下を抑えることが可能となる。

【0027】なお、この場合も駆動パルスV1, V2及びV3の立ち下がり時においては、ゲート電極に印加される電圧がソースに印加される電圧よりも低くなることから、各転送電極G1, G2及びG3の対接地容量 C_{11} , C_{12} 及び C_{13} とのCR時定数が大きくなり、実効的に駆動パルスV1, V2及びV3の立ち下がりスピードは低下する。

[0028]

【実施例】以下、本発明に係る電荷転送装置を3相クロック駆動方式の埋め込みチャネル型CCD (Beried channel型CCD) による電荷転送装置に適用した実施例(以下、単に実施例に係る電荷転送装置と記す)を図1

~図4を参照しながら説明する。

【0029】この実施例に係る電荷転送装置は、図1に示すように、例えばP型のシリコン基板1にN型の埋め込みチャネル型不純物拡散領域(以下、単にチャネル領域と記す)2が形成され、このチャネル領域2上にSiO、等からなる絶縁膜3を介して1層目及び2層目の多結晶シリコン層による転送電極(図2参照)4及び5が形成されて構成されている。

【0030】これらの転送電極4及び5は、図2に示すように、全面に1層目の多結晶シリコン層を形成した後、所定の形状にパターニングして一方の転送電極4を形成し、その後、この転送電極4を熱酸化してその表面に熱酸化膜6を形成した後、全面に2層目の多結晶シリコン層を形成し、その後、所定の形状にパターニングして他方の転送電極5を形成することにより作製される。このとき、マスクの合わせ精度を見込んで、2層目の多結晶シリコン層による他方の転送電極5は、1層目の多結晶シリコン層による一方の転送電極4の端部に一部平面的にオーバーラップするように形成される。

【0031】また、この実施例に係る電荷転送装置は、 3相の駆動パルスV1, V2及びV3が印加されて信号 電荷を転送することから、隣接する3つの転送電極を1 組とし、各組の転送電極群が横方向に順次配列されて構 成される。具体的には、図2に示すように、1つの組に おいては、ある2層目の多結晶シリコン層による他方の 転送電極5が第1の転送電極G1、この第1の転送電極 5 (G1) に対して一方向に隣接する1層目の多結晶シ リコン層による一方の転送電極4が第2の転送電極G 2、そしてこの第2の転送電極4(G2)に対して一方 向に隣接する2層目の多結晶シリコン層による他方の転 送電極5が第3の転送電極G3として割り付けられ、ま た、この組に隣接する組では、1層目の多結晶シリコン 層による一方の転送電極4が第1の転送電極G1、この 第1の転送電極4 (G1) に対して一方向に隣接する2 層目の多結晶シリコン層による他方の転送電極5が第2 の転送電極G2、そしてこの第2の転送電極5 (G2) に対して一方向に隣接する1層目の多結晶シリコン層に よる一方の転送電極4が第3の転送電極G3として割り 付けられ、これら2組の組み合せに係る第1~第3の転 送電極 {5 (G1), 4 (G2), 5 (G3)} 及び {4(G1), 5(G2), 4(G3)} が一方向に配 列されて電荷転送に寄与する転送電極群が構成される。 【0032】そして、第1,第2及び第3の転送電極G 1, G2及びG3の各入力端子φ1, φ2及びφ3に、 それぞれ位相の異なる3相の駆動パルス(第1, 第2及 び第3の駆動パルスV1, V2及びV3:図8参照)を 印加することにより、信号電荷をチャネル領域2に沿っ て一方向に転送する。

nel型CCD)による電荷転送装置に適用した実施例 【0033】そして、本実施例に係る電荷転送装置にお (以下、単に実施例に係る電荷転送装置と記す)を図1 50 いては、各転送電極G1,G2及びG3の前段にそれぞ

れ駆動パルスV1, V2及びV3の立ち上がりと立ち下 がりでコンダクタンスを可変とする第1、第2及び第3 の可変コンダクタンス回路7a,7b及び7cを接続し て構成される。

【0034】第1の可変コンダクタンス回路7aは、抵 抗R1とコンデンサC1からなるCR積分回路とNチャ ネルディプレッション型MOSトランジスタ(以下、単 にMOSトランジスタと記す) Tr1とを直列に接続 し、更にCR積分回路の前段電圧がMOSトランジスタ Tr1のゲート電極に印加されるように配線接続されて 10 構成されている。

【0035】同様に第2の可変コンダクタンス回路7b は、抵抗R2とコンデンサC2からなるCR積分回路と MOSトランジスタTr2とを直列に接続し、更にCR 積分回路の前段電圧がMOSトランジスタT r 2のゲー ト電極に印加されるように配線接続されて構成され、第 3の可変コンダクタンス回路7cは、抵抗R3とコンデ ンサC3からなるCR積分回路とMOSトランジスタT r3とを直列に接続し、更にCR積分回路の前段電圧が MOSトランジスタTr3のゲート電極に印加されるよ 20 うに配線接続されて構成されている。

【0036】従って、本実施例においては、各入力端子 $\phi1$, $\phi2$ 及び $\phi3$ に供給された第1、第2及び第3の 駆動パルスV1, V2及びV3が、それぞれ対応する可 変コンダクタンス回路7a,7b及び7cを介して各転 送電極G1, G2及びG3に印加されることになり、こ れら駆動パルスV1, V2及びV3の各転送電極G1, G2及びG3への印加によって、信号電荷をチャネル領 域2に沿って図示しない出力部側に順次転送する。

【0037】ここで、第1の可変コンダクタンス回路を 主体にしてその信号処理動作を説明すると、仮にMOS トランジスタTr1がリニア領域で動作しているとした 場合、このMOS型トランジスタTr1のゲート電圧V g、ソース電圧Vs、ドレイン電圧Vd、しきい値Vt h、ゲート容量C、ゲート幅W、ゲート長L、電子移動 度μとしたとき、MOSトランジスタTr1に流れる電 流 I dは、以下の(1)式で表される。

[0038]

【数1】

$$I d = \frac{C \mu W}{L} \{ (V g - V s - V t h - \frac{1}{2} V d) V d \}$$

 $\cdot \cdot \cdot (1)$

【0039】また、第1の可変コンダクタンス回路7a のチャネルコンダクタンスgは、以下の(2)式で表さ れる。

[0040] 【数2】

$$g = \frac{d I d}{d V d} = \frac{C \mu W}{L} \{ (V g - V s - V t h) - V d \}$$

$$= \frac{C \mu W}{L} (V g - V s - V t h)$$

 $\cdot \cdot \cdot (2)$

【0041】即ち、上記チャネルコンダクタンスgは、 ドレイン電圧Vdが低い領域において、(Vg-Vs) に比例して変化することになる。

【0042】そして、いま、例えば入力端子の1に第1 の駆動パルスV1が印加されると、第1の可変コンダク タンス回路7aの抵抗R1とコンデンサC1で構成され るCR積分回路によりMOSトランジスタTr1のソー ス電圧 Vsは、図3Aに示すように、入力端子の1から 入力される第1の駆動パルスV1のパルス電圧 (ゲート 電圧Vg)に対し、時間的に遅れた変化となり、MOS トランジスタTr1のドレインとソース間のチャネルコ ンダクタンスgは、上記(2)式により、明らかなよう に、図3Bに示すように駆動パルスV1の立ち上がり時 50 第3の転送電極G2及びG3に印加される第2及び第3

はコンダクタンスgが高くなり、反対に駆動パルスV1 の立ち下がり時は、コンダクタンスgが小さくなる。

【0043】即ち、寄生的に付加される配線抵抗が等価 的に小さくなるかたちとなり、その結果、図3Cに示す ように、第1の転送電極G1の対接地容量CilとのCR 時定数が小さくなり、実効的に第1の転送電極 G1に印 加される第1の駆動パルスV1の立ち上がりスピードは それほど低下しないで、立ち下がりスピードのみ低下す ることになる。

【0044】このことは、他の駆動パルス、即ち入力端 子ゆ2及びゆ3から入力され、それぞれ第2及び第3の 可変コンダクタンス回路7b及び7cを通して第2及び

の駆動パルスV2及びV3においても同様である。

【0045】このように、本実施例に係る電荷転送装置においては、各転送電極G1, G2及びG3の前段に駆動パルスV1, V2及びV3の立ち上がりと立ち下がりでコンダクタンスgを可変とし、かつそれぞれ抵抗(R1, R2及びR3)とコンデンサ(C1, C2及び3)とからなCR積分回路とMOSトランジスタ(Tr1, Tr2及びTr3)とで構成される第1, 第2及び第3の可変コンダクタンス回路(7a, 7b, 7c)を接続するようにしたので、駆動パルスV1, V2及びV3の10立ち上がりスピードを低下させることなく、立ち下がりスピードのみが下がることになる。

【0046】このことから、チャネル領域2内を転送する信号電荷の最大転送電荷量(ハンドリングチャージ)の低下を抑えたままで信号電荷の残りを減少させることができ、これにより、転送効率の向上を図ることができ、しかも立ち上がりスピードの低下が少ないため、高転送効率を維持しつつ転送スピードの高速化を達成させることができる。

【0047】次に、上記実施例に係る電荷転送装置の変 20 形例を図4に基づいて説明する。なお、図1と対応する ものについては同符号を記す。

【0048】この変形例に係る電荷転送装置は、図4に示すように、上記実施例に係る電荷転送装置とほぼ同じ構成を有するが、第1の可変コンダクタンス回路7aが、抵抗R1とMOSトランジスタTr1とが直列に接続されて構成され、第2の可変コンダクタンス回路7bが、抵抗R2とMOSトランジスタTr2とが直列に接続されて構成され、第3の可変コンダクタンス回路7cが、抵抗R3とMOSトランジスタTr3とが直列に接続されて構成されている点で異なる。

【0049】この場合、例えば第1の駆動パルスV1の電圧変化が、抵抗R1と第1の転送電極G1の対接地容量C11にて構成される擬似的なCR積分回路によって時間的に遅れた変化となり、第1の駆動パルスV1の立ち上がり時において、MOSトランジスタTr1のゲート電極に印加される電圧Vgがソース電圧Vsよりも高くなる。

【0050】このとき、MOSトランジスタTr1のチャネルコンダクタンスgは、ゲート電極に印加される電 40 $\pm V$ gが、ソース電圧Vsよりも高い期間(即ち、第1 の駆動パルスV1の立ち上がり時間)において高くなり、寄生的に付加される配線抵抗が等価的に小さくなるかたちとなる。その結果、第1の転送電極G1の対接地容量 C_{11} とのCR時定数が小さくなり、実効的に駆動パルスの立ち上がりスピードの低下を抑えることが可能となる。このことは、他の駆動パルス、即ち入力端子 ϕ 2 及び ϕ 3から入力され、それぞれ第2及び第3の可変コンダクタンス回路7b及び7cを通して第2及び第3の駆動 50

パルスV2及びV3においても同様である。

【0051】なお、この変形例においても、上記実施例と同様に、駆動パルスの立ち下がり時においては、ゲート電極に印加される電圧Vgがソースに印加される電圧Vsよりも低くなることから、転送電極の対接地容量とのCR時定数が大きくなり、実効的に駆動パルスの立ち下がりスピードは低下する。

【0052】このように、上記変形例に係る電荷転送装置においては、各転送電極G1, G2及びG3の前段に駆動パルスV1, V2及びV3の立ち上がりと立ち下がりでコンダクタンスgを可変とし、かつそれぞれ抵抗(R1, R2及びR3)とMOSトランジスタ(Tr1, Tr2及びTr3)にて構成される第1, 第2及び第3の可変コンダクタンス回路(7a、7b及び7c)を接続するようにしたので、駆動パルスV1, V2及びV3の立ち上がりスピードを低下させることなく、立ち下がりスピードのみが下がることになる。

【0053】このことから、上記実施例と同様に、チャネル領域2内を転送する信号電荷の最大転送電荷量(ハンドリングチャージ)の低下を抑えたままで信号電荷の残りを減少させることができ、これにより、転送効率の向上を図ることができ、しかも立ち上がりスピードの低下が少ないため、高転送効率を維持しつつ転送スピードの高速化を達成させることができる。

【0054】なお、上記実施例及びその変形例に係る可変コンダクタンス回路(7a,7b及び7c)を、実際にCCDを用いた各種電子機器に実装する場合は、例えば電子機器内にCCDチップとは別に組み込まれ、かつ駆動パルスの生成を行ってCCDチップに供給する回路、即ちCCD駆動回路内に組み込んでもよいし、その他、CCDチップ内にオンチップ形成して組み込んでもよいし、上記CCD駆動回路とCCDチップの間にディスクリート部品にて構成して実装するようにしてもよい。

[0055]

【発明の効果】本発明に係る電荷転送装置によれば、基体に形成された電荷転送領域上に、所定枚数の転送電極を1組とする転送段が多段に配列され、各転送段の各転送電極にそれぞれ位相の異なる駆動パルスを印加することにより、上記電荷転送領域内の信号電荷を出力部側に順次転送する電荷転送装置において、上記各転送電極の前段に上記駆動パルスの立ち上がりと立ち下がりでコンダクタンスを可変とする可変コンダクタンス回路を接続するようにしたので、駆動パルスの立ち上がりスピードの低下を抑制することができ、最大取扱電荷量の低下を抑えつつ、電荷転送の転送効率の改善及び高速転送駆動を達成させることができる。

【図面の簡単な説明】

【図1】本発明に係る電荷転送装置を3相クロック駆動 方式の埋め込みチャネル型CCDによる電荷転送装置に

T2>T1

時間 t

- 14 転送井豊での危呂毒?

適用した実施例(以下、単に実施例に係る電荷転送装置 と記す)を示す概略構成図である。

【図2】本実施例に係る電荷転送装置を概略的に示す断 面図である。

【図3】本実施例に係る電荷転送装置に接続された可変 コンダクタンス回路の信号処理動を示すタイミングチャートである。

【図4】本実施例に係る電荷転送装置の変形例を示す概略構成図である。

【図5】従来例に係る電荷転送装置を概略的に示す断面 図である。

【図6】従来例に係る電荷転送装置において、ゲート絶縁膜の厚みの違いにより生じるポテンシャルディップの発生原理を説明図である。

【図7】従来例に係る電荷転送装置を示す等価回路図である。

【図8】従来例に係る電荷転送装置の各転送電極に印加される駆動パルスを出力タイミングを示すタイミングチャートである。

【図9】従来例に係る電荷転送装置での信号電荷の転送 動作を示す動作概念図である。

【図10】従来例に係る電荷転送装置において、各駆動パルスのCR時定数の増加に伴う伝搬遅延によって発生する実効振幅の低減現象を示すタイミングチャートである。

【符号の説明】

- 1 シリコン基板
- 2 チャネル領域
- 3 ゲート絶縁膜
 - 4 1層目の多結晶シリコン層による一方の転送電極
 - 5 2層目の多結晶シリコン層による他方の転送電極
 - 6 熱酸化膜

7 a, 7 b 及び 7 c 第 1, 第 2 及び第 3 の可変コンダ クタンス回路

G1, G2及びG3 第1, 第2及び第3の転送電極

C1, C2及びC3 コンデンサ

R1, R2及びR3 抵抗

V1, V2及びV3 第1, 第2及び第3の駆動パルス


【図1】 [図6] 但置 Lcii 63 G2 G1, 61 ĢЗ [図7] P 丁Cia [図2] [図3] 入力電圧 5 (G3) コンダクタンス ₿ 時間 t ρ

出力建正


C

【図4】


【図10】



【図5】



[図8]



[図9]

